-
製造プロセス|どう作るか
RDL(再配線層)とは?先端パッケージの配線を担う微細再配線技術【2026年版】
結論:RDL(Redistribution Layer:再配線層)は、チップの電極位置をパッケージ都合の位置に「引き回し直す」ための薄膜配線層。WLP・ファンアウト・2.5Dパッケージの根幹技術であり、微細化(2μm以下)と多層化が先端パッケージの競争力を直接左右する。... -
製造プロセス|どう作るか
インターポーザとは?CoWoSを支えるAI半導体の中間基板【2026年版】
結論:インターポーザは、GPUとHBMなど複数のチップを高密度配線で結ぶ「中間基板」。TSMCのCoWoSに使われるシリコンインターポーザがAI半導体の標準となり、その生産能力がAIチップ供給のボトルネックとなってきた。低コスト化に向けガラス・有機材料への... -
製造プロセス|どう作るか
ワイヤボンディングとは?K&S・ASMPTが支配するチップ接続の基本技術【2026年版】
結論:ワイヤボンディングは、金や銅の極細ワイヤでチップの電極と基板・リードフレームを一本ずつ接続する最も歴史ある実装技術。装置はK&S(Kulicke & Soffa)とASMPTの2強。フリップチップ全盛の今も、コスト優位性から全チップ実装の過半を占め続ける... -
製造プロセス|どう作るか
フリップチップとは?チップを裏返して接続する高性能実装の標準技術【2026年版】
結論:フリップチップは、チップ表面に形成したバンプ(突起電極)を下向きに裏返して基板と直接接合する実装技術。ワイヤボンディングより多ピン・高速・低インダクタンスで、CPU・GPU・スマホAPなど高性能チップの標準実装方式となっている。フリップチ... -
製造プロセス|どう作るか
FOWLP・FOPLPとは?TSMCのInFOが切り拓いたファンアウトパッケージ【2026年版】
結論:FOWLP(Fan-Out Wafer Level Packaging)は、チップの外側まで配線を「扇状に広げる」ことでパッケージ基板なしに多ピン化を実現する技術。TSMCのInFOがiPhone向けAPで量産化し先端パッケージの主役となった。パネルで大面積化するFOPLPはコスト競争... -
製造プロセス|どう作るか
ハイブリッドボンディングとは?HBM・3D積層の限界を突破するCu-Cu直接接合【2026年版】
結論:ハイブリッドボンディングは、はんだバンプを使わずCu(銅)パッド同士を直接接合する次世代チップ接続技術。接続ピッチを10μm以下に微細化でき、TSMCのSoICやHBM4以降の積層で本命視される。装置ではBESIとApplied Materialsの共同開発体制が先行す... -
半導体企業分析
EV Group企業分析|ハイブリッドボンディング装置の覇者
この記事のポイント:EV Group(EVG、オーストリア・ザンクト・フローリアン・アム・イン)はウェハボンディング・薄ウェハ処理・ナノインプリントリソグラフィー(NIL)・メトロロジー装置の世界的リーダー。AI・HPC向けのHBMスタック・チップレット統合... -
半導体企業分析
EZmotion企業分析|ウェハ搬送向けサーボ制御システム
この記事のポイント:EZmotion(米国)は電力段・モーターコントローラー・位置センサーを一体集積した「コンパクト高分解能サーボ制御システム」の専門メーカー。ウェハ搬送のスピンリンスドライヤー(SRD)・フィーディング装置・精密組み立てシステムな... -
半導体企業分析
ERS Electronic企業分析|ウェハ温度試験サーマルチャック
この記事のポイント:ERS electronic GmbH(ドイツ・50年以上の歴史)はウェハプローバ用サーマルチャックの世界トップメーカー。−65℃〜+550℃という超広温度域でウェハを精密温度制御しながら電気特性を測定する「温度付きウェハ測定」の核心部品であり、A... -
半導体企業分析
エスペック企業分析|半導体信頼性向け環境試験機メーカー
この記事のポイント:エスペック株式会社(ESPEC、東証プライム:6652、本社:大阪)は温度・湿度・温度衝撃・HALT/HAST試験機の世界トップメーカー。車載半導体・AI半導体・IoTデバイスの量産品質保証に不可欠な「信頼性評価(環境試験)」の装置を供給し...