製造プロセス｜どう作るか– category –

結論：DFT（Design for Test：テスト容易化設計）は、製造後のチップを検査しやすくするために、設計段階からテスト回路を組み込む技術。スキャンチェーン・BIST・圧縮などの手法で、数十億トランジスタの良否を現実的な時間で判定可能にする。テストコス...

結論：High-NA EUVは、レンズの開口数（NA）を0.33から0.55へ高めた次世代EUV露光装置。1nm台のロジックノードに必須とされ、1台約5億ユーロとされる史上最高額の製造装置だ。ASMLが独占供給し、Intelが世界初導入で先行、TSMC・Samsungが追随の構図となっ...

結論：SLT（System Level Test）は、チップを実際の製品と同等の環境に載せてOS起動や実アプリ動作を確認する「実使用条件テスト」。ATEでは捕捉できない不具合を検出する最後の網として、スマホAP・AI半導体で標準化が進み、テスト市場で最も成長率の高い...

結論：テストハンドラは、ファイナルテストでチップを高速搬送し、テストソケットへの着脱と温度制御を行う自動化装置。テスタと対で導入され、Cohu・Advantest・TechWing・エポック等が競う。−55℃〜175℃の温度印加と毎時数万個の処理能力が競争軸だ。テス...

結論：ファイナルテスト（FT）は、パッケージ完成後の半導体を製品として最終検査する出荷前最後の関門。テスタ・ハンドラ・テストソケットで構成され、OSATやテスト専業ハウスが大量処理を担う。AI半導体ではSLT（システムレベルテスト）追加でテスト工程...

結論：ウェーハテスト（CP：Circuit Probing／プローブテスト）は、ダイシング前のウェーハ状態で全チップの電気検査を行い、不良ダイを特定する工程。プローバは東京精密・東京エレクトロンが供給し、テスタ・プローブカードと三位一体で「テストセル」を...

結論：KGD（Known Good Die）は、パッケージ前のベアダイ状態で「良品であることが保証されたチップ」のこと。1個でも不良ダイが混ざると積層パッケージ全体が廃棄になるため、HBM・チップレット時代の歩留まり経済を支える最重要概念となった。KGDとは何...

結論：バーンインは、チップに高温・高電圧ストレスを意図的に加え、初期不良（乳児死亡率的故障）を出荷前にあぶり出すスクリーニング試験。車載・サーバー・HBMなど高信頼性用途で必須となり、ウェーハレベルバーンインのAehr Test Systemsやバーンイン...

結論：プローブカードは、ウェーハ上のチップに数千〜数十万本の針を接触させて電気検査する消耗品的治具。製品ごとに専用設計されるカスタム品で、FormFactor・Technoprobe・日本電子材料・日本マイクロニクスが主要プレーヤー。HBM・AI半導体の検査需要...

結論：パッケージ基板はチップとマザーボードをつなぐ多層配線基板で、高性能品には味の素のABFフィルムを絶縁材に使うABF基板が用いられる。イビデン・新光電気工業・AT&S・Unimicronが主要メーカーで、AI半導体の大型化により高層・大判基板の供給力が競...