Fraunhofer IZM-ASSID｜3D積層・TSV・300mmウェハパッケージング

この記事のポイント：Fraunhofer IZM-ASSID（Advanced System Scaling and Integration Division、ドイツ・Dresden）はフラウンホーファーIZM（マイクロ統合・信頼性工学研究所）の300mm専用研究センターで、3D積層・TSV（Through-Silicon Via）・ウェハレベルパッケージング・CoW（Chip-on-Wafer）ボンディング・異種集積（Heterogeneous Integration）の最先端研究を産業パートナーと共同で行う。HPC/AI向け高帯域幅メモリ（HBM）・2.5D/3Dロジック集積・高密度Fan-Out WLPのプロセス開発で欧州半導体エコシステムの先端パッケージング能力を担う拠点。

先端パッケージングがなぜ半導体の主戦場になったか

微細化（ムーアの法則）が物理限界に近づく中、「複数のチップを同一パッケージ内に高密度・高帯域で結合する先端パッケージング（Advanced Packaging）」が半導体性能向上の主役に浮上している。TSMC CoWoS・Samsung HBM・Intel Foveros等の2.5D/3Dパッケージング技術は、GPUとHBMメモリを同一インターポーザ上に搭載することでAIアクセラレーターの演算性能を飛躍させた。Fraunhofer IZM-ASSIDはこの先端パッケージング技術を欧州内の産業パートナー向けに提供する300mm対応研究拠点として機能する。

ポイント：Dresdnは「ヨーロッパのシリコンバレー」と呼ばれ、Infineon・GlobalFoundries・Boschのファブが集中するEU最大の半導体製造クラスター。Fraunhofer IZM-ASSIDはこのクラスターの研究インフラとして、企業が量産前にTSV・WLP技術を検証できる「開発ファウンドリ」的役割を担う。

主要研究テーマ・技術

① TSV（Through-Silicon Via）形成・3D積層技術

シリコンウェハを貫通する垂直配線（TSV）形成プロセスの最適化研究。Boschプロセス（DRIE）によるビア形成・シリコン深堀りエッチング・シード層スパッタ・Cu電解めっき・ウェハ裏面研削・CMP平坦化の300mm対応プロセス一式を整備し、HBMスタック構造・ロジックチップ+キャッシュメモリの3D積層を試作してチップメーカーに提供する。

② ウェハレベルパッケージング（Fan-Out WLP・Fan-In WLP）

チップをウェハ状に並べてモールド樹脂で固め、再配線層（RDL）で電極を引き出すFan-Out型WLPの研究開発。InEOS（Infineon）・Boschの自動車向けパワーIC・センサーICでFan-Out WLPの採用が拡大しており、Fraunhofer IZM-ASSIDがドレスデンの産業パートナーにFan-Out WLPの量産移行前プロセス最適化サービスを提供している。

③ CuCuハイブリッドボンディング・ダイレクトボンディング

はんだバンプなしでCu電極同士を直接接合するCuCuハイブリッドボンディング（Direct Bond Interconnect）の300mmウェハスケール研究。ピッチ2μm以下の超高密度接合でチップ間の帯域幅を最大化するこの技術はAIプロセッサ・HBM4に不可欠であり、Fraunhofer IZM-ASSIDは欧州で数少ない300mm CuCuボンディングの試作環境を提供できる研究機関として重要性を増している。

投資・M&A視点での評価

Fraunhofer IZM-ASSID（非営利公共機関）はM&A対象でないが、同機関が育てた先端パッケージング関連スタートアップ・スピンオフ企業は投資家の注目対象だ。欧州半導体法（European Chips Act）が2030年までに欧州の半導体世界シェアを20%に引き上げる目標を掲げる中、先端パッケージング製造インフラを担う企業への欧州委員会補助金・ベンチャー資金流入が加速している。Dresdnクラスターで生まれる先端パッケージングスタートアップへの早期投資・M&Aは欧州半導体サプライチェーン強化の中核的機会。詳細は半導体業界の全体構造を読むも参照。

※本記事は公開情報をもとに作成した分析・解説記事です。投資判断等の根拠として使用する場合は、必ず一次情報をご確認ください。情報は執筆時点のものであり、最新状況とは異なる場合があります。

関連記事

• 半導体業界の全体構造を読む
• 半導体企業分析一覧