製造プロセス|どう作るか– category –
製造プロセス|どう作るかでは、原料からシリコンウェハを作り、微細なトランジスタと多層配線を形成し、パッケージへ仕上げるまでの半導体製造工程を俯瞰します。前工程では、洗浄、酸化、成膜、フォトリソグラフィ、エッチング、イオン注入、アニール、CMP、配線形成を整理。後工程では、ウェハテスト、ダイシング、ボンディング、モールド、パッケージ検査までを紹介します。各工程で使われる装置、材料、薬液、ガス、計測技術と、CD、オーバーレイ、欠陥、歩留まり、スループットなどの管理指標も解説。FEOL・MOL・BEOLのつながりや、微細化・3D化で増える工程数と難しさを理解し、半導体がどのように量産されるのかを基礎から学べるカテゴリーです。工程ごとの目的と前後関係を図解的に捉えられるようにし、ニュースに登場する先端プロセス技術も基本工程とのつながりから説明します。
-
製造プロセス|どう作るか
FEOL・BEOL・MOLとは?半導体製造工程の3層構造をわかりやすく解説【2026年版】
結論:FEOL(Front End of Line)はトランジスタを形成する工程群、BEOL(Back End of Line)はCu多層配線を形成する工程群、MOL(Middle of Line)はトランジスタと配線をつなぐコンタクト形成工程群。それぞれ異なる装置・材料が使われ、投資・M&A分析で... -
製造プロセス|どう作るか
アッシングとは?フォトレジストを灰化除去する半導体プラズマ工程をわかりやすく解説【2026年版】
結論:アッシング(Ashing)は、エッチングやイオン注入後に不要となったフォトレジストをプラズマ(酸素ラジカル)で酸化・灰化して除去する工程。「ドライストリッピング」とも呼ばれ、ウェット洗浄との組み合わせでレジスト残渣を完全除去する。TEL・LA... -
製造プロセス|どう作るか
RIEとは?半導体製造ドライエッチングの中核「反応性イオンエッチング」をわかりやすく解説【2026年版】
結論:RIE(Reactive Ion Etching:反応性イオンエッチング)は、プラズマ中の反応性イオンと化学ラジカルを組み合わせてシリコン・絶縁膜・金属薄膜を精密に除去するドライエッチング技術。物理的エッチング(イオン衝突)と化学的エッチング(ラジカル反... -
製造プロセス|どう作るか
イオン注入とは?半導体にドーパントを打ち込む工程の仕組みをわかりやすく解説【2026年版】
結論:イオン注入は、高速に加速したイオン(ドーパント)をシリコン基板に打ち込み、半導体の電気的特性を制御する工程だ。トランジスタのソース・ドレイン形成やウェル形成に必須であり、前工程の中でもデバイス性能を左右する重要プロセスの一つである... -
製造プロセス|どう作るか
ALDとは?原子層単位で薄膜を積む先端半導体の成膜技術をわかりやすく解説【2026年版】
結論:ALDは、1原子層ずつ精密に薄膜を堆積する成膜技術。2nm以降の最先端プロセスでHigh-k膜・バリア層・シード層の形成に不可欠であり、装置市場はASM International・Applied Materials・LAM Researchが支配する。 ALDとは何か ALD(Atomic Layer Depos... -
製造プロセス|どう作るか
マルチパターニングとは?EUV前時代の微細化を支えたリソグラフィ技術をわかりやすく解説【2026年版】
結論:マルチパターニングは、ArF液浸露光の解像限界を超えた微細パターンを複数回の露光と加工で実現する技術。EUVが普及した現在も組み合わせて使用されており、工程数増加によるコスト上昇が継続的な課題となっている。 なぜマルチパターニングが必要か... -
製造プロセス|どう作るか
アニールとは?半導体製造で不純物を活性化する熱処理技術をわかりやすく解説【2026年版】
結論:アニール(熱処理)は、イオン注入後のシリコン格子損傷を修復し、ドーパントを活性化する工程。先端ノードではRTA(高速熱処理)やフラッシュアニールが使われ、熱拡散を最小限に抑えながら短時間で高温処理する。 アニールとは何か アニールは半導... -
製造プロセス|どう作るか
レチクルとは?半導体回路の「型」となるフォトマスクの仕組みをわかりやすく解説【2026年版】
結論:レチクル(フォトマスク)は、露光装置がウェハに転写する回路パターンが描かれたガラス基板。EUVレチクルは反射型構造で1枚数百万ドルに達し、AGC・SKCソルミックスなどがマスクブランクスを供給する。 レチクルとは何か レチクル(Reticle)はフォ... -
製造プロセス|どう作るか
ダマシン・Cu配線とは?半導体の多層配線を形成する後工程プロセスをわかりやすく解説【2026年版】
結論:ダマシン(Damascene)プロセスはSiO₂に溝(トレンチ)を掘りCuを埋め込んでCMPで平坦化する配線形成手法。Al配線より低抵抗・高EM耐性のため0.18μm世代以降のBEOL多層配線の標準となっている。 なぜCu配線が必要か かつての半導体配線はアルミニウ...