半導体構造メディア編集– Author –
-
その他
ATECO企業分析|CMP装置の消耗品・リファービッシュで半導体製造コスト削減を支援する米国企業
この記事のポイント:ATECOは化学機械研磨(CMP)装置の消耗品供給とメンテナンス・リファービッシュ(装置再生)サービスを手がける米国企業。CMP工程のTCO(総保有コスト)削減ニーズに応える「アフターマーケット型」のビジネスモデルが特徴だ。 正式社... -
その他
アスザック(ASUZAC)企業分析|半導体搬送を支えるファインセラミックスの専門メーカー
この記事のポイント:アスザック(ASUZAC Inc.)は長野県に本社を置く日本のファインセラミックスメーカー。半導体製造装置向けウェハ搬送アームやサセプタ(保持具)など、超高純度・高耐熱が要求される消耗部品・構造部品を専業で製造する。装置メーカー... -
その他
AST(Advanced Spectral Technology)企業分析|NIR技術でウェハ内部欠陥を可視化する光学計測の専門家
この記事のポイント:AST(Advanced Spectral Technology)は近赤外(NIR)分光技術を核に、シリコンウェハの内部欠陥検出・アライメント検査を手がける米国の光学計測専門企業。プロセス装置の「目」として、非破壊・インライン検査を可能にする技術で差... -
製造プロセス|どう作るか
アッシングとは?フォトレジストを灰化除去する半導体プラズマ工程をわかりやすく解説【2026年版】
結論:アッシング(Ashing)は、エッチングやイオン注入後に不要となったフォトレジストをプラズマ(酸素ラジカル)で酸化・灰化して除去する工程。「ドライストリッピング」とも呼ばれ、ウェット洗浄との組み合わせでレジスト残渣を完全除去する。TEL・LA... -
製造プロセス|どう作るか
HKMGとは?先端トランジスタのゲート構造を刷新した高誘電率メタルゲート技術をわかりやすく解説【2026年版】
結論:HKMG(High-k Metal Gate:高誘電率メタルゲート)は、従来のSiO₂ゲート絶縁膜とポリシリコン電極を、High-k材料(HfO₂)とメタルゲート(TiN/TaN)に置き換えた技術。45nm世代(2007年・Intel)に初採用され、現在のすべての先端トランジスタで標準... -
製造プロセス|どう作るか
RIEとは?半導体製造ドライエッチングの中核「反応性イオンエッチング」をわかりやすく解説【2026年版】
結論:RIE(Reactive Ion Etching:反応性イオンエッチング)は、プラズマ中の反応性イオンと化学ラジカルを組み合わせてシリコン・絶縁膜・金属薄膜を精密に除去するドライエッチング技術。物理的エッチング(イオン衝突)と化学的エッチング(ラジカル反... -
製造プロセス|どう作るか
ペリクルとは?EUV露光マスクを守る超薄膜フィルムの仕組みと投資視点【2026年版】
結論:ペリクルは、フォトマスク(レチクル)表面に付着するパーティクルを光学的にデフォーカスさせてウェハへの欠陥転写を防ぐ超薄膜の保護フィルム。ArF露光用はフッ素系ポリマー、EUV用はポリシリコン薄膜(50nm以下)と材料がまったく異なり、EUV用ペ... -
製造プロセス|どう作るか
FEOL・BEOL・MOLとは?半導体製造工程の3層構造をわかりやすく解説【2026年版】
結論:FEOL(Front End of Line)はトランジスタを形成する工程群、BEOL(Back End of Line)はCu多層配線を形成する工程群、MOL(Middle of Line)はトランジスタと配線をつなぐコンタクト形成工程群。それぞれ異なる装置・材料が使われ、投資・M&A分析で... -
製造プロセス|どう作るか
マルチパターニングとは?EUV前時代の微細化を支えたリソグラフィ技術をわかりやすく解説【2026年版】
結論:マルチパターニングは、ArF液浸露光の解像限界を超えた微細パターンを複数回の露光と加工で実現する技術。EUVが普及した現在も組み合わせて使用されており、工程数増加によるコスト上昇が継続的な課題となっている。 なぜマルチパターニングが必要か... -
製造プロセス|どう作るか
ALDとは?原子層単位で薄膜を積む先端半導体の成膜技術をわかりやすく解説【2026年版】
結論:ALDは、1原子層ずつ精密に薄膜を堆積する成膜技術。2nm以降の最先端プロセスでHigh-k膜・バリア層・シード層の形成に不可欠であり、装置市場はASM International・Applied Materials・LAM Researchが支配する。 ALDとは何か ALD(Atomic Layer Depos...