結論：Intel FoundryとASMLが2026年9月8日に公表した「High-NA EUVで累計100万枚超のウェハを処理した」という数字は、単なる装置導入の進捗報告ではない。先端リソグラフィの主戦場が、露光機そのものの性能競争から、その手前にあるフォトマスク（レチクル）の規格とエコシステムへ移り始めたことを示す節目である。露光機はASMLの独占が続く。だからこそ、次に価値が再配分されるのはマスク・EDA・材料・検査の側になる。
発表の中身──「実験」ではなく「量産」に入ったHigh-NA
発表は、米モントレーで開かれたSPIE Photomask Technology + Extreme Ultraviolet Lithography会議に合わせたもの。要点は4つに整理できる。
第一に、Intel FoundryにおけるHigh-NA EUV（開口数0.55）の累計処理枚数が100万ウェハを突破した。これは初期の装置認定・検証、R&D、そして量産の合計値であり、純粋な量産枚数ではない点には注意が要る。それでも「試作ライン止まり」の段階を超えたことを示す規模ではある。
第二に、その一部はIntel 18Aで製造されるPanther Lake（Intel Core Ultra Series 3）の特定レイヤーの量産適用である。オーバーレイ（重ね合わせ精度）、スループット、装置稼働率のいずれもIntel Foundryの想定水準を満たしていると同社は説明している。
第三に、High-NAで描いたレイヤーの性能は、従来のNXEプラットフォーム（NA 0.33のEUV）による同等レイヤーと「同等かそれ以上」だとされた。第四に、Intel Foundryが3年以上にわたり大判マスク（6×12インチ）の規格統一を主導してきた、という位置づけの再確認である。
本当の争点は「6インチマスク」という物理的制約
High-NA EUVは解像度を上げる代わりに、1回の露光で焼ける面積（露光フィールド）が従来の半分になる。いわゆるハーフフィールド問題だ。チップが大きいほど、この制約は致命的になる。AIアクセラレータのように巨大なダイを作る領域では、単純にHigh-NAへ移れば済む話ではない。
対処は大きく2つある。ひとつは設計側でフロアプランを工夫し、機能ブロックを半フィールドに収めてしまう方法。もうひとつがステッチング──2つの半フィールドを繋いで1つの大きなチップにする技術である。今回ASMLのJan van Schoot氏が「Scanner and mask requirements to support half field stitching」を、Intel FoundryのKimberly Pierce氏が「High-NA EUV: stitching for manufacturing」を同一セッションで発表したのは象徴的だ。装置側とファウンドリ側が、同じ問題を別の角度から詰めている。
重要なのは、Intelがこの2つを「現行の6インチマスクのまま実現できる」と打ち出した点だ。顧客は今すぐ大判マスクへ投資しなくてもHigh-NAの恩恵を受けられる、というメッセージである。ただしステッチングにはPDK（プロセス設計キット）とEDAの対応が必須で、コストは設計側に移る。
なぜ「マスク規格」が構造的な分岐点になるのか
露光機本体はASMLの独占であり、ここで競合が差をつける余地はない。差がつくのはその周辺だ。6×12インチの大判マスクへ移行するということは、マスクブランク、ペリクル、マスク描画装置、検査装置、搬送・自動化、レジストまで、エコシステム全体をほぼ総取り替えするのに近い。標準規格が固まる前の今が、部材・装置プレイヤーにとっての参入窓になる。
同時に移行期は、「当面は6インチで戦う」陣営と「大判へ早期に飛ぶ」陣営が並走することを意味し、二重投資リスクが生じる。装置・材料サプライヤーから見れば需要は読みにくく、しかしリードタイムは長い。HBMの生産能力増強がリードタイムとの戦いになっている構図と、問題の形はよく似ている。
言い換えれば、High-NAの話は「誰が一番細い線を引けるか」ではなく、「誰がエコシステムの規格を握るか」という話に変質している。Intelが3年以上マスク規格の旗振りを続けてきたのは、装置で差別化できない以上、規格の主導権こそが数少ない構造的ポジションだと理解しているからだろう。
競争構図への影響──Intelは何を買おうとしているのか
報道ベースでは、TSMCはHigh-NAの本格導入に慎重で、当面は従来EUVとマルチパターニングの組み合わせで先端世代に対応する方針とされる。この差は技術的な優劣ではなく、歩留まりとコストをどこで最適化するかという判断の違いだ。ただしIntelにとっては、「High-NAで先に量産した実績」という営業材料になる。
Intel Foundryが抱える課題は技術ではなく外部顧客の確保である。2nm世代の委託先をめぐる発言が数日で揺れ戻った一件が示したように、先端ファウンドリの受注はまだ流動的だ。その中で「100万枚」「量産適用済み」という検証可能な数字を出すことは、顧客の技術審査を通すうえで実利がある。
一方、AI半導体側ではNVIDIAがMediaTekに35億ドルを出資しNVLink Fusion陣営を広げたように、カスタムASICの裾野が急速に広がっている。設計者が増えれば、ハーフフィールド制約とステッチングに直面する設計も増える。High-NAの使い勝手は、今後のカスタムチップ設計の自由度そのものを左右する。
M&A・投資視点での読み方
投資対象として見るべきは、露光機そのものではなくマスクエコシステムの周辺である。具体的には、ステッチング対応のEDA／検証ツール、マスク描画・検査装置、マスクブランクとペリクル、そして大判対応の搬送自動化。いずれも市場規模は露光機より小さいが、規格移行のタイミングでシェアが入れ替わりやすい領域だ。
注意すべきは、前工程の高度化が必ずしも全体の利益につながらない点である。積層数を増やす方向の競争が熱と歩留まりの壁に当たった例や、成熟プロセスでも高い利益率を出す企業が現れている事実が示す通り、微細化の先端にいることと収益性は別問題だ。
また、資本の観点では、先端投資の原資をどう確保するかという問題が常について回る。NANDメーカーが大型資金調達を検討している動きや、メモリ価格上昇が川下の製品価格に波及している状況と合わせて見ると、2026年後半の半導体業界は「投資競争と価格転嫁が同時進行する局面」に入っていると整理できる。
結局のところ、今回の発表が教えるのは単純な事実だ。ボトルネックは常に移動する。露光機が足りない時代から、マスクと設計の対応が足りない時代へ。参入やM&Aを検討するなら、今ボトルネックになっている場所ではなく、次にボトルネックになる場所を見るべきである。
出典：ASML／Intel 共同プレスリリース「Intel Foundry and ASML Collaborate to Accelerate Industry Readiness for High-NA EUV」（2026年9月8日）、Intel Newsroom（2026年9月8日）、SPIE Photomask Technology + Extreme Ultraviolet Lithography 2026 発表概要。TSMCの導入方針に関する記述は各種報道ベース。
半導体業界のM&A・参入・投資をご検討の方へ
本記事のような業界構造の分析をふまえ、半導体業界へのM&A・新規参入・企業分析を実務目線でご支援しています。まずはお気軽にご相談ください。
🏢 お問い合わせ：テックメディックス総研株式会社
◆ M&A・投資視点のより深い企業分析はnoteで公開しています
→ 半導体業界動向マガジン（高野聖義）
◆ 半導体業界へのM&A・参入・コンサルティングをご検討の方
→ 初回相談無料｜テックメディックス総研株式会社
