結論：SRAMは、電源が入っている限りデータを保持する高速メモリで、CPUやGPUの内部キャッシュとして使われる。DRAMより桁違いに速いが、6トランジスタ構成で面積が大きく高価。微細化してもSRAMセルが縮まなくなった「SRAMスケーリングの停滞」が、チップレット化とAIチップ設計を動かす構造要因となっている。
SRAMとは何か
SRAM（Static Random Access Memory）は、6個のトランジスタで構成するフリップフロップ回路に1ビットを記憶するメモリだ。DRAMのようなリフレッシュ動作が不要（Static）で、アクセス速度はナノ秒以下とメモリ階層の最上位に位置する。CPUのL1〜L3キャッシュ、AIチップのオンチップメモリとして、ロジックチップの内部に作り込まれるのが最大の特徴で、単体製品ではなくロジックプロセスの一部として製造される。
スケーリング停滞という大問題
ロジックトランジスタは微細化で縮み続ける一方、SRAMセル面積は5nm世代以降ほとんど縮小しなくなった。TSMCのN3ではSRAM密度がN5からほぼ横ばいと報告され、業界に衝撃を与えた。キャッシュを増やしたいAI時代に、チップ面積の3〜5割を占めるSRAMが縮まないことは深刻で、AMDがキャッシュだけを別チップに分けて積層する3D V-Cacheを開発した背景でもある。SRAMの限界がチップレット化を加速させている構図だ。
AIチップとオンチップメモリ
AI推論では「メモリにどれだけ速くアクセスできるか」が性能を決めるため、大容量SRAMをチップに敷き詰める設計が増えた。CerebrasのウェーハスケールエンジンやGroqのLPUはSRAM中心設計の極端な例だ。一方、SRAMは高価なため、HBMとの階層設計、MRAMなど新メモリによるキャッシュ置き換え研究も進む。SRAM・DRAM・HBMの使い分けはAIチップアーキテクチャの核心となっている。
投資・M&A視点
SRAMは単体市場こそ小さいが、「ロジックの中のメモリ」としてチップ設計の経済性を左右する。SRAMスケーリング停滞は、先端プロセス移行の費用対効果を悪化させ、チップレット・3D積層・新メモリ（MRAM・eDRAM）への投資シフトを促す。IPの観点ではメモリコンパイラ（Arm・Synopsys等）が設計インフラを握る。微細化の限界がアーキテクチャ革新を生むという半導体の構造転換を、SRAMは最も端的に示している。
👉 関連記事：
◆ M&A・投資視点のより深い企業分析はnoteで公開しています
→ 半導体業界動向マガジン（高野聖義）
◆ 半導体業界へのM&A・参入・コンサルティングをご検討の方
→ 初回相談無料｜テックメディックス総研株式会社
コメント