半導体用語集– category –

結論：パターン倒れ（Pattern Collapse）とは、洗浄後の乾燥工程で微細な回路パターン同士が表面張力によって引き寄せられ、倒れ・融着してしまう現象だ。2nm・3nmという先端プロセスでは回路パターンが極めて細く高くなるため、わずかな表面張力でも倒壊...

結論：ウェット洗浄（Wet Cleaning）は液体（薬液・純水）を使ってウェハ表面の汚染物質を除去する工程で、半導体製造の全工程の中で最も頻繁に行われる。1枚のチップが完成するまでに数十〜百回以上の洗浄が必要であり、洗浄の品質が歩留まりと最終チップ...

結論：スループット（Throughput）は半導体製造装置が単位時間あたりに処理できるウェハ枚数を示す生産性指標だ。枚葉式への移行でスループットが低下する課題を、装置の多軸化・並列処理で克服することが競争力の核心になっている。一方でアフターマーケ...

結論：ASIC（Application Specific Integrated Circuit：特定用途向け集積回路）は特定の用途に最適化して設計された半導体チップだ。汎用GPUに比べて特定処理の効率・電力性能が高く、Google（TPU）・Amazon（Trainium）・Apple（Neural Engine）など大手...

結論：半導体製造に使うシリコンウェハの直径（口径）を大きくすることを「大口径化」と呼ぶ。1枚のウェハからより多くのチップを取り出せるため、チップ1個あたりの製造コストが大幅に削減できる。現在の主流は300mm（12インチ）だが、SiCパワー半導体で...

結論：ニアラインサーバー（Nearline Server）とは、オンライン（即時アクセス）とオフライン（テープ等）の中間に位置するストレージ層だ。頻繁にはアクセスしないが、必要時に比較的短時間で呼び出せる大容量データの保管に使われる。AIデータセンターの...

結論：枚葉式（まいようしき：Single-wafer Processing）とはウェハを1枚ずつ処理する製造方式で、バッチ式（Batch Processing）とは数十〜百枚をまとめて処理する方式だ。2nm・3nmという先端プロセスでは、処理条件の個別精密制御が必要なため枚葉式が不...

結論：RISC-V（リスクファイブ）はロイヤルティフリーで利用できるオープン標準のCPU命令セットアーキテクチャ（ISA）だ。ARMへのライセンス料不要で誰でも自由に使え、中国企業・新興半導体企業・研究機関に急速に普及している。ARMの独占体制に対する「...

.swl-marker-yellow { background-color: #ffff00; font-weight: bold; padding: 2px 4px; } .swl-marker-blue { background-color: #e0f7fa; border-left: 4px solid #00bcd4; padding: 10px; display: block; margin: 15px 0; } table { width: 100%; bo...