メモリ・ロジック半導体– category –
メモリ・ロジック半導体では、データを記憶するメモリと、演算・制御を担うロジックデバイスの技術を解説します。DRAM、DDR5、LPDDR、GDDR、HBM2E・HBM3・HBM3E、NAND、3D NAND、QLC、PLCなどの構造、性能、用途を整理し、ECC、ウェアレベリング、ガベージコレクション、SSDコントローラといった周辺技術も紹介します。ロジック分野ではCPU、GPU、NPU、AIアクセラレータ、SoC、キャッシュ、L1・L2・L3、チップレットを扱います。TSMC N2・N3・N5、Intel 18A、GAA、EUVレイヤー、Backside Power Delivery、BSPDNなど先端ノードの用語に加え、PPA、トランジスタ密度、リーク最適化、低電圧動作、HPCの考え方まで、性能と電力を読み解く基礎をまとめています。生成AI、データセンター、スマートフォン、車載機器におけるメモリ帯域と演算性能の関係も解説します。
-
メモリ・ロジック半導体
AIアクセラレータとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
AIアクセラレータは、ニューラルネットワークの行列演算やテンソル演算を高い電力効率で実行する専用半導体です。 -
メモリ・ロジック半導体
SSDコントローラとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
SSDコントローラは、ホストとNANDフラッシュの間でデータ転送、アドレス変換、誤り訂正、寿命管理を担うSoCです。 -
メモリ・ロジック半導体
ECCとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
ECCは、データに冗長ビットを加え、保存・転送中に生じたビット誤りを検出・訂正する技術です。 -
メモリ・ロジック半導体
QLCとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
QLCは、NANDフラッシュの1セルに4ビット、16段階のしきい値状態を記録する方式です。 -
メモリ・ロジック半導体
PLCとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
PLCは、NANDフラッシュの1セルへ5ビット、32段階の状態を記録して容量密度を高める方式です。 -
メモリ・ロジック半導体
HBM3とは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
HBM3は、AI・HPC向けにHBM2Eより帯域と容量を高めた第3世代の広帯域積層メモリです。 -
メモリ・ロジック半導体
HBM3Eとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
HBM3Eは、HBM3を高速化し、生成AIアクセラレータ向けの帯域と電力効率を高めた規格です。 -
メモリ・ロジック半導体
GDDRとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
GDDRは、GPUやゲーム機向けに高速なポイントツーポイント転送を行うグラフィックス用DRAMです。 -
メモリ・ロジック半導体
LPDDRとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
LPDDRは、スマートフォンやモバイル機器向けに待機電力と動作電力を抑えた低消費電力DRAMです。