メモリ・ロジック半導体– category –
メモリ・ロジック半導体では、データを記憶するメモリと、演算・制御を担うロジックデバイスの技術を解説します。DRAM、DDR5、LPDDR、GDDR、HBM2E・HBM3・HBM3E、NAND、3D NAND、QLC、PLCなどの構造、性能、用途を整理し、ECC、ウェアレベリング、ガベージコレクション、SSDコントローラといった周辺技術も紹介します。ロジック分野ではCPU、GPU、NPU、AIアクセラレータ、SoC、キャッシュ、L1・L2・L3、チップレットを扱います。TSMC N2・N3・N5、Intel 18A、GAA、EUVレイヤー、Backside Power Delivery、BSPDNなど先端ノードの用語に加え、PPA、トランジスタ密度、リーク最適化、低電圧動作、HPCの考え方まで、性能と電力を読み解く基礎をまとめています。生成AI、データセンター、スマートフォン、車載機器におけるメモリ帯域と演算性能の関係も解説します。
-
メモリ・ロジック半導体
Intel 18Aとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
Intel 18Aは、RibbonFETと背面電源供給PowerViaを組み合わせるIntelの先端ロジックプロセスです。 -
メモリ・ロジック半導体
TSMC N2とは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
TSMC N2は、GAAナノシートトランジスタを採用するTSMCの2nm級先端ロジックプロセスです。 -
メモリ・ロジック半導体
TSMC N3とは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
TSMC N3は、EUVを活用した3nm級FinFET世代の先端ロジックプロセス群です。 -
メモリ・ロジック半導体
L2キャッシュとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
L2キャッシュは、L1より大容量で、主記憶や下位キャッシュへのアクセスを減らす第2階層キャッシュです。 -
メモリ・ロジック半導体
L3キャッシュとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
L3キャッシュは、複数コアで共有されることが多い大容量の最終レベルキャッシュです。 -
メモリ・ロジック半導体
キャッシュメモリとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
キャッシュメモリは、CPUやGPUが頻繁に使うデータを保持し、低速な主記憶へのアクセスを減らす高速メモリです。 -
メモリ・ロジック半導体
L1キャッシュとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
L1キャッシュは、プロセッサコアに最も近く、最小容量・最短レイテンシで動作する第1階層キャッシュです。 -
メモリ・ロジック半導体
ガベージコレクションとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
SSDのガベージコレクションは、有効ページを移動し、無効ページを含むブロックを消去して再利用可能にする処理です。 -
メモリ・ロジック半導体
AIアクセラレータとは?メモリ・ロジック半導体の仕組み・性能・技術動向を解説
AIアクセラレータは、ニューラルネットワークの行列演算やテンソル演算を高い電力効率で実行する専用半導体です。