結論：ウェーハボンディングは2枚以上のウェーハを貼り合わせる技術で、3D ICはこれを応用して異なる機能チップを垂直方向に積層・接続する次世代パッケージング技術。HBMメモリやCowos等の先端パッケージに不可欠で、半導体業界の成長の核心だ。
ウェーハボンディングとは
ウェーハボンディングは2枚のウェーハを直接または接着剤を介して貼り合わせる技術だ。主な方式として、接着剤不要で原子間力で直接接合するダイレクトボンディング（フュージョンボンディング）、Cu電極同士を熱圧着で直接接合するCu-Cu直接接合（Hybrid Bonding）、接着剤（BCB・エポキシ等）を使う接着剤ボンディングがある。先端3D ICではCu-Cu直接接合が配線ピッチ縮小の観点から主流化しつつある。
3D ICと積層技術
3D IC（Three-Dimensional Integrated Circuit）はロジック・メモリ・アナログなど異種チップを垂直に積層し、TSV（Through Silicon Via：シリコン貫通電極）やCu-Cu接合で接続する技術だ。HBM（High Bandwidth Memory）はDRAMチップをTSVで積層した代表例で、AIアクセラレータ（GPU・NPU）に広く採用されている。CoWoS（Chip on Wafer on Substrate）はTSMCが提供する先端2.5D/3Dパッケージング技術で、NVIDIAのH100/H200/B100等に採用されている。
TSV（シリコン貫通電極）
TSVはシリコンウェーハを垂直に貫通する導電ビアで、3D積層チップ間の電気的接続を担う。TSV形成プロセスはドライエッチング（深掘りRIE）→絶縁膜形成→バリアメタル・Cu充填→CMP平坦化の順で進む。TSVピッチは現在数μm〜数十μmだが、先端技術では1μm以下のファインピッチTSVが開発されている。TSV形成後はウェーハを数十μmまで薄く研削する薄化処理（バックグラインド）が必要だ。
Hybrid Bondingの台頭
Cu-Cu直接接合（Hybrid Bonding）はTSVを使わずにCu電極を直接圧着・接合する技術で、接合ピッチを1μm以下に縮小できる。Sony IMXシリーズ（積層CMOSイメージセンサー）やAppleのA17 Proが採用し、今後ロジック・メモリ間接合でも本格化が予想される。超精密な表面平坦化（CMP）とアライメント精度（サブ100nm）が必要で、技術難易度が高い。
投資・M&A視点
3D IC・先端パッケージング市場はTSMC・Samsung・AMKORが牽引し、装置ではBESI・K&S（Kulicke & Soffa）・東レエンジニアリングがボンディング装置を供給する。HBM需要急拡大を背景にSK Hynix・Samsung・Micronのメモリ各社が積層DRAM投資を加速中だ。EV・AI・HPC向けチップレット設計の普及が3D IC市場の長期成長を支えており、M&A観点では先端パッケージング技術を持つOSAT（外注後工程）企業の評価が急上昇している。
👉 関連記事：
🏢 お問い合わせ：テックメディックス総研株式会社
コメント