先端実装・チップレット– category –
先端実装・チップレットでは、複数のダイを一つの高性能システムとして統合するパッケージング技術を解説します。チップレット、ダイツーダイ接続、UCIe、BoW、EMIB、CoWoS、SoIC、Embedded Bridgeなどの規格・方式を整理し、TSV、RDL、マイクロバンプ、ハイブリッドボンディング、シリコンインターポーザ、ガラス基板の役割を紹介します。Chip-on-Wafer、Wafer-on-Wafer、ダイツーウェハ、ウェハツーウェハ、2.5D、3D IC、ヘテロジニアス集積といった実装構造も扱います。さらに、HBMスタック、メモリ積層、CPO、シリコンフォトニクス、光インターコネクト、熱密度、電力供給ネットワーク、OSAT、IDM、Foundry 2.0まで、AI・HPC時代の半導体性能を支える先端パッケージの全体像を学べます。接続密度、帯域、消費電力、放熱、コストのトレードオフを通じて、採用技術の違いも理解できます。
-
先端実装・チップレット
Embedded Bridgeとは?先端実装・チップレットの構造・工程・課題を解説
Embedded Bridgeは、パッケージ基板内へ微細配線ブリッジを埋め込み、隣接ダイ間を高密度接続する技術です。 -
先端実装・チップレット
Chip-on-Waferとは?先端実装・チップレットの構造・工程・課題を解説
Chip-on-Waferは、個片チップをウェハ上へ実装し、その後に一括配線・接合・封止を行う先端パッケージ工程です。 -
先端実装・チップレット
Through Mold Viaとは?先端実装・チップレットの構造・工程・課題を解説
Through Mold Via(TMV)は、モールド樹脂を貫通して上下の配線やパッケージ層を接続する垂直導通構造です。 -
先端実装・チップレット
先端パッケージとは?先端実装・チップレットの構造・工程・課題を解説
先端パッケージは、微細配線や2.5D・3D積層で複数ダイを高密度に統合し、システム性能を高める実装技術の総称です。 -
先端実装・チップレット
Foundry 2.0とは?先端実装・チップレットの構造・工程・課題を解説
Foundry 2.0は、前工程受託だけでなく、先端実装、テスト、設計基盤まで含めて半導体システムを提供するファウンドリ戦略です。 -
先端実装・チップレット
電力供給ネットワークとは?先端実装・チップレットの構造・工程・課題を解説
電力供給ネットワーク(PDN)は、基板・パッケージ・チップを通じて安定した電圧と電流を各回路へ届ける配線網です。 -
先端実装・チップレット
パッケージングロードマップとは?先端実装・チップレットの構造・工程・課題を解説
パッケージングロードマップは、将来の配線密度、接合ピッチ、基板、熱、テスト、量産能力の技術目標を時系列で整理した計画です。 -
先端実装・チップレット
メモリ積層とは?先端実装・チップレットの構造・工程・課題を解説
メモリ積層は、複数のメモリダイやメモリとロジックを垂直方向へ重ね、容量と帯域密度を高める技術です。 -
先端実装・チップレット
熱密度とは?先端実装・チップレットの構造・工程・課題を解説
熱密度は、チップまたはパッケージの単位面積・体積当たりに発生する熱量を示す指標です。