結論：EM耐性（エレクトロマイグレーション耐性）はCu配線の長期信頼性を決定する指標、RC遅延は配線抵抗と寄生容量による信号遅延。先端ノードの微細化でRC遅延がトランジスタ遅延を超え、配線がチップ性能のボトルネックになっている。
EM耐性（エレクトロマイグレーション）とは
エレクトロマイグレーション（EM）とは、電流によって金属原子が移動する現象だ。Cuに大電流を流すと電子がCu原子に衝突し、Cu原子が電流方向に移動する。その結果、配線の一部に「ボイド（空洞）」が生じて断線するか、「ヒロック（盛り上がり）」ができてショートが発生する。先端ノードでは配線断面積が縮小して電流密度が上昇するため、EM耐性管理がさらに重要になっている。
EM耐性を高める技術
主なEM耐性向上策は以下の通りだ。TaN/Taバリア層によるCuの周辺材料への拡散を防止する。アニール処理によりグレイン（結晶粒）を成長させ、大粒径化によってグレイン境界でのEM現象を減らす。Cu合金へのMn・Al等の微量添加でEM耐性を向上させる手法も有効だ。3D-IC・HBMではシリコン貫通電極（TSV）での縦方向電流にもEM管理が必要で、TSV材料の選定と断面積設計が信頼性の鍵を握る。
RC遅延とは
RC遅延は配線の抵抗R×配線間の寄生容量Cで決まる信号伝播遅延時間だ。式で表すとRC ∝ ρ × ε × (L/t)²（ρ：比抵抗、ε：誘電率、L：配線長、t：配線断面寸法）となる。微細化でLやtが縮小するとRC遅延は増大するという逆説が生じる。7nm以降ではRC遅延がトランジスタ自体の遅延（ゲート遅延）を超え、配線がチップ全体の速度ボトルネックになっている。
RC遅延低減の技術
RC遅延を低減する主要アプローチは2つある。①抵抗（R）の低減：Cu配線をRuやMoなどの代替材料に置き換える研究が進む。Ruは極細配線（5nm幅以下）でCuより低抵抗になりうる可能性があり、Intel・TSMCが採用を検討している。②容量（C）の低減：層間絶縁膜に低誘電率（Low-k）材料を採用する。通常のSiO₂（k≈4.0）からSiOC（k≈2.5〜3.5）、多孔質Ultra Low-k（k≈2.0以下）やエアギャップ構造（k≈1.0）へと進化している。
投資・M&A視点
RC遅延はAIチップ・HBMの演算速度と帯域幅を制約する根本的要因として注目されている。配線抵抗・容量の改善は微細化以上にチップ性能向上に寄与するケースが増えており、関連材料（Low-k膜、Ruスパッタターゲット）や計測ツール（OCD、電気抵抗計測）メーカーへの投資・M&Aが活発化している。Appliedなどの大手装置メーカーもRC遅延対策ソリューションを戦略製品として位置づけており、先端ノードへの移行加速とともに市場規模が拡大している。
👉 関連記事：
🏢 お問い合わせ：テックメディックス総研株式会社
コメント