半導体用語集– category –

ウェハツーウェハ（Wafer-on-Wafer）は、2枚のウェハを位置合わせして一括接合する3D積層方式です。

BoW（Bunch of Wires）は、パッケージ内の短距離ダイ間接続を低消費電力・低遅延で実現するチップレットインターフェース仕様です。

ダイツーダイは、同一パッケージ内の複数ダイを高速・低消費電力で接続する通信技術です。

HPCは、大規模な科学技術計算やAI処理を多数のCPU、GPU、アクセラレータで並列実行する計算基盤です。

ロジック半導体は、入力データに対して論理演算、制御、処理を行う集積回路の総称です。

リーク最適化は、回路が動作していない状態でも流れる漏れ電流を抑え、待機電力を削減する設計技術です。

低電圧動作は、電源電圧を下げて動的消費電力を削減しながら回路機能を維持する設計手法です。

トランジスタ密度は、一定のチップ面積へ集積できるトランジスタ数を表すロジック半導体の指標です。

PPAは、半導体設計の性能（Performance）、消費電力（Power）、面積（Area）をまとめて評価する考え方です。