結論：2026年6月15日、半導体研究の中核拠点であるimec（ベルギー）が、露光装置大手のASML、ファウンドリ最大手のTSMCと共同で、「2D材料（二次元材料）」を使ったトランジスタを直径300mmのウエハ上に集積し、最先端ロジックに迫る50nmの間隔で動作させることに世界で初めて成功したと発表した。電流の通り道である「チャネル」を、長年使われてきたシリコンから原子数層分の薄さの新素材へ置き換える——いわゆる「ポストシリコン」が、研究室の実験から量産工場（ファブ）の現実へと一歩近づいたことを示す成果だ。本稿では海外の一次情報をもとに、この発表が半導体産業の構造に何をもたらすのかを読み解く。
何が発表されたのか——300mmで「相補型」2Dトランジスタが揃った
imecがVLSIシンポジウム2026で公表した内容によれば、今回の成果の核心は、性質の異なる2種類のトランジスタを同じ300mmウエハ上に作り分けたことにある。電子を流すnFETにはMoS2（二硫化モリブデン）、正孔を流すpFETにはWS2またはWSe2という、いずれも「遷移金属ダイカルコゲナイド（TMD）」と呼ばれる2D材料をチャネルに採用した。両者を組み合わせれば、現在のロジック半導体の基本である相補型（CMOS）回路を2D材料だけで構成できる。imecによれば、コンタクテッドポリピッチ（CPP、ゲートと電極の間隔を示す指標）を50nmまで詰めたのは世界初で、集積したトランジスタの94%が正常に動作し、オン／オフの電流比は10万倍を超えたという。チャネル長は最短28nmと、最先端ノードに匹敵する寸法に達している。これは、量産の出発点である300mmシリコンウエハの製造ラインに、新素材デバイスを載せられる目処が立ったことを意味する。
なぜ「シリコンの次」が必要なのか
半導体の性能向上は、トランジスタを小さくする「微細化」によって支えられてきた。平面構造から立体構造のFinFETへ、さらにチャネルをゲートで全周から囲むGAA（ゲートオールアラウンド）へと、構造を工夫することで微細化を続けてきたが、シリコンというチャネル材料そのものには物理的な限界が近づいている。ゲート長を極端に短くすると、電子の漏れ（リーク電流）が増えて制御が効かなくなるためだ。ここで期待されるのが2D材料である。原子数層という極限の薄さでも電気的な制御性（静電気的特性）を保ち、十分なキャリア移動度を維持できる。つまり、シリコンでは届かない領域までトランジスタを縮められる可能性を持つ。imecが「ロジック微細化のロードマップを延伸・拡張しうる」と位置づけるのは、この点にある。今回の発表は、その潜在能力をラボの単発デバイスではなく、産業に通じる寸法と歩留まりで示したところに重みがある。
鍵を握ったのはEUV——ASMLのリソグラフィ
今回の成果でASMLが果たした役割は、微細パターンを描く露光（リソグラフィ）技術だ。imecの説明では、これまで300mmプロセスで作られてきた2Dチャネルのデバイスは比較的大きく、旧世代の露光技術で形成されていた。今回はEUV（極端紫外線）露光を単一露光（シングルパターニング）で用いることで、チャネル長を28nmまで微細化し、最先端ノードに合うピッチを実現した。ASML側の担当者も、EUVの高い解像度がこの微細化を可能にしたと説明している。露光技術が新素材デバイスの実用性を左右するという構図は、リソグラフィがいかに半導体の中核インフラであるかを改めて示している。微細加工の限界をめぐる挑戦は、原子層エッチング（ALE）など他の工程技術とも連動して進んでいる。
構造的に何が変わるか——「ラボからファブ」への距離が縮む
今回の意義は、単なる学術的なブレークスルーにとどまらない。採用された製造手法が「バックエンド（配線層）互換」である点が重要だ。配線層の上や、ウエハの裏面に2Dトランジスタを後から作り込める可能性があり、これはウエハボンディング・3D集積と組み合わせれば、チップを縦に積み上げる立体化の新たな選択肢となる。TSMCのMin Cao CTOは、今回の共同研究の狙いを「ラボからファブへの移行のリスクを下げ、加速すること」と表現している。先端ロジックの主導権を握るTSMCが、シリコンの先を見据えて新素材の量産化に布石を打っている構図だ。同社が製造現場へのAI導入を進めているのと同様、研究開発でも一貫して「次の10年」の製造基盤づくりに動いている。先端プロセスの覇権争いは、Intelの「18A」評価をめぐる動きとも合わせ、材料・装置・設計を巻き込んだ総力戦の様相を強めている。
残る課題と今後の焦点
もっとも、今回の成果はあくまで研究開発段階のものであり、すぐに製品へ載るわけではない（報道ベースの情報を含む）。量産ノードへの採用時期や、シリコンとの性能・コスト比較、量産時の歩留まりや信頼性の検証など、商用化までに越えるべきハードルは多い。それでも、相補型2Dトランジスタを300mmという量産規格で、EUVを使い最先端ピッチで動かせたという事実は、「いつか」だった話を「どう実装するか」の議論に変えた。チャネル材料の置き換えは、チップレットのような実装技術の革新と並び、微細化の鈍化を補う構造的な打開策として今後の焦点になる。imec・ASML・TSMCという研究・装置・製造の三者連合が動いていること自体が、2D材料が「研究テーマ」から「産業ロードマップ」へ移りつつあることを物語っている。
出典：imec プレスリリース「ASML, TSMC and imec bring industry-ready 2D-material transistors closer with breakthrough 300mm integration」（2026年6月15日）／IEEE/JSAP Symposium on VLSI Technology and Circuits 2026／各社報道（EE Times Europe、Tom’s Hardware ほか、2026年6月）。
コメント