【2026年8月】Google、次世代TPUをAMDと共同開発か──「Broadcom一強」が崩れるカスタムAI ASICの構造変化

結論：Googleが次世代TPUの一部をAMDと共同で設計している――2026年8月16日にTom’s Hardwareが報じたこの観測は、単なる「設計委託先の変更」ではない。カスタムAI ASICの設計というレイヤーそのものが、特定ベンダーの聖域から、複数社が入札できる「調達品」へ降りてきたことを意味する。ハイパースケーラの垂直統合が進むほど、上流にいるチップ設計会社の交渉力はむしろ下がる。この非対称な力学を分解する。

何が報じられたのか──v10世代TPUにAMDが入る

Tom’s Hardwareが2026年8月16日に伝えたところによれば、Googleは第10世代（v10世代）TPUのうち1製品をAMDと共同で開発している。出所は調査会社SemiAnalysisのノートであり、Google・AMDいずれの公式発表でもない。したがって本稿の記述は報道ベースである点を最初に明示しておく。

報じられた設計の中身が興味深い。Googleがこれまで長くBroadcomと組んで作ってきたTPUは、行列演算に特化した純粋なアクセラレータだった。今回取り沙汰されているのは、そこにAMDの汎用CPUコアをパッケージ上で統合するハイブリッド型のAI ASICである。強化学習のようにCPU側の処理負荷が重いワークロードを、1つのパッケージ内で完結させる狙いとみられる。実現すれば、AMDにとっては大規模なカスタムAI ASIC案件への初の本格参入となる。

同時に伝えられているのが、Broadcom側のTPU関連シェア低下の観測だ。2026年下期のTPU生産量については、TSMCの先端パッケージングであるCoWoS-Sの立ち上げ難航を理由に下方修正されるとの見方も市場に出ている。こちらも確定情報ではないが、後述するボトルネック論と整合的である。

なぜ「CPUコアをパッケージに載せる」のか

AI半導体の設計要件は、この2年で静かに変質した。学習と推論のスループットだけを追っていた時期には、演算器とHBM帯域をひたすら積む設計が正解だった。ところが強化学習やポストトレーニングの比重が上がると、データの前処理、環境シミュレーション、報酬計算といった分岐が多くベクトル化しにくい処理が全体の実行時間を握るようになる。これらは典型的にCPU向きの仕事である。

従来はホストCPUがPCIe越しにこれを担っていたが、アクセラレータとの往復レイテンシとメモリコピーが効率を削る。ならばCPUコアを同じパッケージに載せてしまえ――というのが今回の設計思想だと読める。そしてこの瞬間、必要となるIPが「高速SerDesとパッケージング技術」から「高性能CPUコアとチップレット統合の量産実績」へ移る。要件が変われば、勝てるベンダーも変わる。AMDが浮上した理由はここにある。

「Broadcom一強」はなぜ崩れるのか

カスタムAIチップの設計受託市場は、これまで実質的にBroadcomとMarvellの寡占だった。OpenAIとBroadcomによる「Jalapeno」、サムスンとブロードコムの2000億ドル規模の提携、そしてMicrosoftのMaia 300と、大型案件の多くにBroadcomの名前が並んできた経緯がある。

しかし顧客であるハイパースケーラは学習する。1世代目は設計をまるごと外部に委ねても、2世代・3世代と回すうちにフロアプラン、検証手法、IPの勘所は社内に蓄積される。すると外部ベンダーの役割は「全部お任せ」から「足りないIPブロックだけ買う」へと縮む。設計受託はターンキー事業からIPライセンス事業へと、静かに単価の低い方向へスライドしていく。

同じ構図はファウンドリ側でも進行している。GoogleはIntelにAIチップを300万個超発注したと報じられており、製造でも設計でも意図的に二社購買の体制を敷いている。特定サプライヤーへの依存を切り離すこと自体が、Googleの調達戦略の中核になっているとみるべきだろう。

ボトルネックは設計ではなく、パッケージングとメモリにある

ただし冷静に見ておきたいのは、設計パートナーを替えても解決しない制約があることだ。先端パッケージング枠とHBM枠である。CoWoSの割当も、HBMの供給も、設計会社を替えたところで1枚も増えない。

現実にNVIDIAはRubin UltraのHBM搭載量の下方検討に入ったと報じられ、メモリ価格の高騰も止まる気配がない。一方でTSMCの7月売上高は前年同月比44.7%増と過去最高を記録した。需要ではなく供給が価格を決める局面が続いている。Intelが200億ドル規模の増資を価格決定したのも、この供給側の椅子を1つでも多く確保するための動きと読める。

つまり設計レイヤーはコモディティ化に向かい、製造・パッケージング・メモリのレイヤーに利益が集中する。今回のAMD起用報道は、その二極化を裏側から照らす材料である。

日本の事業者・投資家が読むべき論点

第一に、設計受託を収益源とする企業の評価軸が変わる。案件規模ではなく、顧客が内製化しても残るIPを持っているかが持続性を分ける。第二に、二社購買の常態化は、後方の装置・材料・基板メーカーにとっては需要の分散と裾野の拡大を意味する。特定顧客の設計変更に一喜一憂しない収益構造を持つ企業ほど、この局面では有利に働く。

第三に、M&Aの観点では、CPUコアやチップレット統合の周辺技術――ダイ間インターコネクト、テスト、熱設計――を持つ中堅企業の戦略価値が上がる可能性がある。ハイブリッドASICが本流になれば、これらは大手が自前で揃えたい機能になるからだ。設計の主役交代そのものより、その交代が誘発する周辺技術の再評価のほうが、実務上は拾いやすい変化だと考えている。

出典：Tom’s Hardware「Google reportedly taps AMD to design next-generation TPU」（2026年8月16日、SemiAnalysisのノートを引用）／Intel Newsroom「Intel Announces Upsize and Pricing of $20 Billion Common Stock Offering」（2026年8月10日）。本稿の設計内容・生産計画に関する記述は、企業の公式発表ではなく報道および調査会社の観測に基づく。

---