FinFETとは？3次元トランジスタ構造が半導体の微細化を支えた仕組み【2026年版】

結論：FinFET（Fin Field-Effect Transistor）は電流を制御するゲートがフィン（ひれ）状のシリコン突起を三方向から囲む3次元トランジスタ構造。従来の平面型（Planar）MOSFETに比べリーク電流を大幅に抑えながら電流駆動力を高め、22nm以降の先端ノードで標準採用されてきた。

FinFETが登場した背景

半導体の微細化が進むにつれ、平面型MOSFETではゲートがチャネルを一方向からしか制御できないため、リーク電流（オフ状態でも流れる漏れ電流）が急増した。これが消費電力増加・性能低下の根本原因となった。FinFETはゲートをシリコンフィン（薄い板状突起）の三方向（両側面と上面）から包み込む「三重ゲート」構造で、電気的制御力を飛躍的に向上させた。Intelが22nm世代（2011年）で初めて量産に導入し、その後TSMC・Samsungがそれぞれ独自のFinFET実装で追随した。

FinFETの構造と製造

FinFETの製造ではまずSTI（浅トレンチ素子分離）でフィンを形成し、ドライエッチングでフィン形状を精密に加工する。その後HKMG（High-k Metal Gate）を形成し、ソース・ドレインはエピタキシャル成長で形成する。フィン幅・フィン高さ・フィンピッチが電気特性を左右するため、CD-SEMによる寸法計測とAPCによる工程制御が不可欠だ。

FinFETの世代と微細化

FinFETは22nm→16/14nm→10nm→7nm→5nm→3nmと世代を重ねてきた。フィンの本数を増やしてドライブ電流を増加させる設計が基本で、各世代でフィン寸法の縮小とマルチパターニング・EUV露光との組み合わせが重要だ。ただし3nm以降はフィン形状の限界から、GAAトランジスタへの移行が進んでいる。

投資・M&A視点

FinFETの量産能力を持つファウンドリはTSMC・Samsung・Intelの3社に限られ、参入障壁は極めて高い。FinFETプロセス開発への投資額は数千億〜1兆円規模に達し、中国企業（SMICなど）は米国輸出規制でFinFET以降の先端ノードへのアクセスが制限されている。ファブレス企業の設計力とファウンドリの製造能力の組み合わせが半導体業界の競争構造を決定付けており、M&A分析では「どのノードまで対応できるか」が企業評価の核心となる。

関連技術との違いと読み分け

この用語は単独で評価するより、前後工程や周辺技術とのつながりで捉えることが重要です。特に「ファブレス」との役割分担を確認すると、どこで性能・コスト・歩留まりへ影響するかが分かりやすくなります。

実務・企業分析で確認したいポイント

企業や市場を調べる際は、カタログ上の最高性能だけで判断できません。量産ラインでの採用実績、顧客認定に要する期間、消耗品・保守を含む継続収益、特定顧客や特定地域への依存、増産に必要な設備投資まで確認します。性能、消費電力、面積、設計互換性、GAAへの移行を継続的に比較すると、技術優位が収益性や参入障壁につながっているかを見分けやすくなります。

また、先端ノードやAI向け需要の拡大が追い風でも、供給能力、品質保証、部材調達、輸出管理が成長制約になる場合があります。市場規模の予測だけでなく、どの工程でボトルネックが生じるかを分解して見ることが重要です。

よくある質問

この技術・製品はなぜ重要ですか？

ゲートがフィン状チャネルを三方向から制御するトランジスタであり、半導体の性能、品質、製造コストのいずれかに直接影響するためです。用途と工程条件によって重視する指標は変わります。

比較するときに最初に見る項目は何ですか？

性能、消費電力、面積、設計互換性、GAAへの移行を確認してください。研究開発段階の性能と、量産時に安定して得られる性能は分けて評価します。

企業分析では何を追加確認すべきですか？

主要顧客、採用工程、競合との違い、保守・消耗品収益、設備投資負担、供給地域を確認します。将来計画は企業の最新開示で更新してください。

関連用語

• ファブレスとは？NVIDIAやAMDに学ぶ半導体設計専業のビジネスモデル【2026年版】
• ファウンドリとは？｜半導体受託製造専業企業のビジネスモデルと競争構造
• 半導体用語集2026年版｜経営・投資・M&A視点で読む業界キーワード完全ガイド

参考情報

• SEMI Standards
• IEEE IRDS

本記事は技術・業界理解を目的とした解説です。企業名や将来見通しは公開情報に基づき、投資判断を推奨するものではありません。