結論：ダマシン（Damascene）プロセスはSiO₂に溝（トレンチ）を掘りCuを埋め込んでCMPで平坦化する配線形成手法。Al配線より低抵抗・高EM耐性のため0.18μm世代以降のBEOL多層配線の標準となっている。
なぜCu配線が必要か
かつての半導体配線はアルミニウム（Al）を使っていたが、微細化が進むにつれて2つの問題が顕在化した。①RC遅延：Alの比抵抗はCuより高く、配線が細くなるほど信号遅延が増大する。②エレクトロマイグレーション（EM）：電流密度が高くなるとAl原子が移動し断線を起こす。Cuはこれを解決するが、Cuはシリコン中に拡散しやすく通常のエッチングができないため「ダマシンプロセス」が開発された。
ダマシン・デュアルダマシンの流れ
ダマシンプロセスの工程：①Low-k層間絶縁膜を堆積、②リソグラフィ＋エッチングで溝とビアホールを形成、③PVDでTaN/Taバリア層とCuシード層を成膜、④電解めっきでCuを埋め込む、⑤CMPで余分なCuを除去・平坦化。ビアとトレンチを1回の工程で同時形成するデュアルダマシンが多層配線の標準工程だ。
Low-k膜とRC遅延低減
配線間の絶縁膜の誘電率（k値）を下げるほどRC遅延が減少する。通常のSiO₂（k≒3.9）の代わりに、フッ素添加シリカ（k≒3.5）や多孔質Low-k膜（k≒2.0〜2.5）が使われる。ただし多孔質Low-k膜は機械的強度が低くCMP時に破損しやすい課題がある。
投資・M&A視点
Cu配線形成には電解めっき装置（Lam Research・Applied Materials）・CMP装置・PVD装置が連携する。Low-k膜はApplied MaterialsとASMLの共同開発が進む。BEOL（後工程）装置全体の需要はチップ層数の増加（3D-IC・HBM）とともに拡大しており、Lam ResearchやApplied Materialsの成長ドライバーの一つだ。
👉 関連記事：
🏢 お問い合わせ：テックメディックス総研株式会社
コメント