【2026年7月】Intel 18A、High NA EUVで量産出荷開始──「業界初」の中身とデュアル認定が示す構造

結論：ASMLが2026年7月15日に発表した「Intel FoundryがHigh NA EUV露光を用いた量産ロジック製品を業界で初めて出荷した」というニュースは、技術デモの類ではない。露光装置の世代交代において、これまで一貫して追う側だったIntelが「先に実戦投入する」という順序の逆転が起きた点に構造的な意味がある。ただし適用範囲はIntel 18Aの一部レイヤーに限られ、しかも既存のNXE（0.33 NA）との「デュアル認定」という形を取っている。この限定の付き方にこそ、いまの最先端リソグラフィが置かれた状況が表れている。

発表された事実を整理する

ASMLの発表内容は次の通りだ。Intel Foundryが、Intel 18Aプロセスで製造する「Intel Core Ultra Series 3」（開発コード名Panther Lake）の一部製品について、ASMLのEXEシリーズすなわちHigh NA EUV（開口数0.55）を使った量産（HVM）に入った。対象となるIntel 18Aの特定レイヤーは米オレゴン州で「デュアル認定」されており、既存のNXEプラットフォーム（0.33 NA）と同等の歩留まりで顧客向けに出荷されている。ASMLはこれを「High NA EUVを用いて量産ロジック製品を出荷した業界初の事例」と位置づけた。

前史も押さえておきたい。Intelは2024年、商用のHigh NA EUV第1号機をオレゴン州ヒルズボロのR&D拠点に統合した最初の企業であり、第2世代機TWINSCAN EXE:5200Bの設置と受入試験通過も業界初だった。EXE:5200Bは初代EXE:5000に対して、スループット、重ね合わせ精度、光源性能を改善した機種とされる。つまり今回の発表は、2年越しで進めてきた導入プロセスが「R&D」から「量産」へ一段進んだという報告にあたる。ASMLのChristophe Fouquet CEOは解像度とプロセス制御の向上に言及し、Intel FoundryのNaga Chandrasekaran EVPは「既存の装置群で顧客への出力を高めつつ、次世代ノード向けの選択肢を開発している」と述べている。

なぜ「一部レイヤーのみ」なのか──デュアル認定という設計

今回の発表で最も情報量が多いのは、実は「デュアル認定（dual-qualified）」という一語である。同じレイヤーを0.33 NAのNXEでも0.55 NAのEXEでも露光できる状態にしてある、という意味だ。これは技術的な自慢ではなく、リスク管理の設計思想を示している。

High NA EUVは解像度が上がる代わりに、露光フィールドが従来の半分（ハーフフィールド）になる。大面積ダイを作る場合はフィールドを縫い合わせるステッチングが必要になり、設計・マスク・検査のすべてに新しい負担が生じる。装置単価も1台あたり数億ドル規模とされ、1台の稼働が止まったときのラインへの影響が大きい。だからこそ、いきなり全レイヤーを移行するのではなく、「High NAでもNXEでも通る」逃げ道を残したまま量産に入る、という選択になる。逆に言えば、この保険を外せる日が来て初めて、High NAは本当に主役になったと言える。

設計側から見れば、この二重化はPDK（Process Design Kit）の整備負担に直結する。同一レイヤーに対して二系統の露光条件を保証するということは、デザインルールもOPCモデルも二重に検証する必要があるということだ。テープアウトの一発勝負性を考えれば、ファウンドリがこの負担を引き受けたこと自体が、High NA導入の慎重さを物語っている。

Intelにとっての意味──装置の先行採用は差別化になるか

Intelがこのタイミングで「業界初」を取りにいった理由は明快だ。ファウンドリ事業において、Intelは実績でTSMCに大きく劣後している。顧客に対して提示できる差別化要因が「プロセス性能」しかない状況では、最先端装置の先行採用は数少ない有効なカードになる。報道ベースでは、Intel 18Aの歩留まりが85%水準に達したとする観測も出ており、事実であれば商用ラインとしての成立条件は満たしつつある。ただしこの歩留まり数値はIntelの公式発表ではなく、あくまで報道ベースの情報として扱うべきだ。

もっとも、装置を先に入れたことがそのまま競争力になるわけではない。EUVの歴史がそれを示している。露光装置は光源の安定性、レジスト材料、計測・検査の成熟がそろって初めて量産で効いてくる。光源まわりのサプライヤーや真空・排気系の装置メーカーまで含めた周辺エコシステムが追いつくには時間がかかる。Intelが得ているのは「先行者の情報優位」であって、「先行者の量産優位」ではない、というのが現時点での妥当な読み方だろう。

TSMCとの対比──「急がない」ことも戦略である

興味深いのは、同じ7月にTSMCが正反対のシグナルを出していることだ。TSMCの2026年Q2決算では通期設備投資が600〜640億ドルへ引き上げられ、その配分は先端プロセスが70〜80%、先端パッケージが10〜20%とされた。つまりTSMCは、露光装置の世代交代を急ぐより、既存の0.33 NA EUVを多重露光で使い倒しつつ、CoWoSに代表されるパッケージング側への投資で性能を稼ぐ路線を選んでいる。

この対比は、半導体の性能向上が「1枚のダイをどれだけ細かく描けるか」から「複数のダイをどう繋ぐか」へ重心を移していることの反映でもある。UCIeのようなチップレット接続標準が整備されるほど、微細化一本足からの脱却は進む。High NA EUVは間違いなく必要な技術だが、それが唯一の勝ち筋ではなくなっている、という構造変化のなかで今回の発表は読まれるべきだ。

今後の観測点

見るべき指標は三つある。第一に、デュアル認定が外れて「High NA専用レイヤー」が登場するかどうか。これが起きたとき初めて、High NAは代替不能な工程になる。第二に、Intel 14A以降のノードでHigh NAの適用レイヤー数がどこまで増えるか。Intel・ASML双方が「顧客ニーズに応じて将来ノードへ組み込む柔軟性」と表現しているのは、裏を返せばまだ確定していないということでもある。第三に、TSMCとSamsungがいつ量産適用に踏み切るか。ASMLの2026年Q2は売上高93億ユーロ・純利益29億ユーロで、通期見通しを430〜450億ユーロへ引き上げているが、High NAの受注が本格的に効いてくるのはその先だ。

結局のところ、今回のニュースが示したのは「High NA EUVは量産で動く」という一点である。それは重要な事実確認だが、産業構造を書き換えるにはまだ距離がある。むしろ注目すべきは、Intelが装置の先行採用という一点賭けに出ざるを得ない立ち位置と、TSMCがそれを横目に投資配分をパッケージングへ振り向けている非対称性のほうだろう。

出典

• ASML Holding N.V.「High NA EUV reaches new readiness milestone with first high-volume Logic product」（2026年7月15日、プレスリリース）
• ASML Holding N.V.「ASML reports €9.3 billion total net sales and €2.9 billion net income in Q2 2026」（2026年7月15日）
• TSMC 2026年第2四半期決算発表（2026年7月16日）
• Tom’s Hardware、TechTimes（2026年7月15日）※Intel 18Aの歩留まりに関する記述は報道ベース

---