【2026年7月】ASML・TSMC・imecが「2Dトランジスタ」を300mmで量産級に──シリコンの外側へ向かう構造転換

結論：ASML・TSMC・imecの3社は、シリコンに代わる「2D材料（遷移金属ダイカルコゲナイド、TMD）」を使ったトランジスタを、量産ラインと同じ300mmウェハ上で、最先端ノード並みの50nmピッチで動作させることに世界で初めて成功した。これは単なる研究成果ではなく、ムーアの法則を「シリコンの外側」へ延命させる産業化の号砲である。台湾南部では早くも量産装置の共同開発が始まり、5年以内の量産が視野に入った。半導体の「構造」そのものが、原子層の厚みで書き換わろうとしている。

何が起きたのか──「50nm CPP」という世界初

2026年6月、ハワイ・ホノルルで開かれたVLSIシンポジウム（6月14〜18日）で、ベルギーの研究機関imec、オランダのASML、そして台湾のTSMCが共同発表を行った。内容は、2D材料を使ったnFET（チャネル材料に二硫化モリブデンMoS2）とpFET（WS2またはWSe2）を、300mmウェハ上でCPP（コンタクテッド・ポリ・ピッチ）50nmまで微細化して動かした、というものだ。CPPはゲート長とソース・ドレインのコンタクト長で決まる、微細化の要となる指標である。しかも同一ウェハ上にn型とp型をCMOS的に集積し、動作トランジスタの歩留まりは94％（Imax/Iminが10万倍以上）に達した。ゲート電圧ゼロで確実にオフになるなど、電気特性も良好だった。これらは「研究室からファブへ」の移行における決定的な一歩とされる。TSMCは同時期に過去最高益を出しつつもCapExを600億ドル超へ引き上げているが、その巨額投資の先にこうした次世代構造がある。

なぜ「2D材料」なのか──シリコンチャネルの限界という構造問題

現在の最先端ロジックは、GAA（ゲート・オールアラウンド）ナノシートへと構造を変えながら微細化を続けてきた。だが、チャネルをこれ以上薄く・短くすると、シリコンでは電子の制御（静電制御）が効かなくなり、リーク電流が増える。ここで注目されるのが、原子数層の厚みしかないTMDだ。MoS2やWS2、WSe2といった材料は、原子レベルまで薄くしても良好な静電制御とそこそこのキャリア移動度を保てる。つまり「チャネルをシリコンから2D材料に置き換える」ことで、微細化の壁を構造的に突破できる可能性がある。imecは、この技術がロジックの微細化だけでなく、配線層（BEOL）やウェハ裏面（バックサイド）への応用も視野に入ると位置づけている。これは、EUV導入で先行するIntel 18AのHigh NA EUV量産や、後工程側で進むHBMのハイブリッドボンディングと並ぶ、フロントエンド側の構造転換だといえる。

EUVと「逆TFT」フローが解いたボトルネック

2D材料の実用化を長年阻んできたのは、「小さなチャネルを作ろうとするとコンタクト面積が大きくなり、結局ピッチを縮められない」というジレンマだった。今回の突破口は2つある。1つはEUVリソグラフィだ。ASMLのEUVの高解像度により、チャネル長を28nmまで、しかも最先端ノードと互換のピッチで描けた。もう1つはimecが「逆TFT（薄膜トランジスタ）フロー」と呼ぶ新しい作り方だ。通常とは上下を逆にし、あらかじめタングステンを埋め込んだ溝（ボトムコンタクト）の上に、2D材料のチャネルを転写する。この構造により、p型のWSe2トランジスタは研究室の記録的デバイスに迫る性能を出した。こうした極微細構造の検証には、FEIのTEM/FIBのような断面解析技術（HAADF-STEM）が不可欠で、装置・計測エコシステム全体が動員されている。裏を返せば、2D材料の量産化は単独の材料革新ではなく、リソ・成膜・転写・計測が噛み合った「プロセス統合」の勝負なのだ。

5年後の量産へ──台湾南部の装置開発が意味するもの

発表は研究段階にとどまらない。報道ベースでは、3社は台湾南部で2D半導体向けの製造装置開発に着手し、5年以内の台湾での量産を目標に掲げている。研究（imec）・装置（ASML）・ファウンドリ（TSMC）という三位一体で、しかも早い段階から量産装置を共同設計する点に構造的な意味がある。次世代の材料・構造は、もはや一社の研究所では立ち上がらない。巨額の設備投資と、装置メーカー・材料メーカーを巻き込んだ「エコシステムでの前倒し」が前提になっている。この点は、SK hynixが後工程プラントP&T7へ7兆ウォンを前倒し投資した動きとも通底する。日本の装置・材料メーカーにとっても、TMDの成膜・転写・洗浄・計測は新たな参入余地であり、次のサプライチェーン地図が今まさに描かれ始めている。

構造的に何が変わるのか

2D材料の量産化は、AI半導体の設計思想にも波及しうる。演算性能をどこで稼ぐか──微細化（フロントエンド）か、メモリ帯域（HBM）か、パッケージング（後工程）か。HBMを捨てたクアルコムのAI半導体のような逆張りも出るなか、フロントエンド側で「シリコンの外側」に踏み出す本件は、微細化路線がまだ死んでいないことを示す。もっとも、AIのCapEx持続性に市場が疑念を強め半導体株から1.3兆ドルが消えたように、投資の回収期間は長い。原子層トランジスタが本当にファブに載るのか、今後5年の設備・装置投資が試金石になる。構造で読めば、今回の一報は「シリコン一強時代の終わりの始まり」を告げる一里塚である。

出典：Semiconductor Today（2026年6月22日）、DIGITIMES（2026年6月16日・7月8日）、imec／ASML／TSMC 共同発表（2026年6月・VLSIシンポジウム）。技術仕様および台湾南部の装置開発・量産目標は報道ベース。