半導体設計・EDA– category –

半導体設計・EDAでは、仕様を回路として記述し、製造可能なレイアウトへ変換・検証するデジタル設計フローを解説します。EDA、RTL、HDL、Verilog、VHDLの基本から、論理合成、静的タイミング解析（STA）、配置配線（P&R）、DRC、LVS、SPICEシミュレーションまで、設計工程のつながりを整理します。IPコア、スタンダードセルライブラリ、PDK、設計ルール、プロセスモデルなど、ファウンドリと設計会社の間で使われる設計資産の役割も紹介。性能・消費電力・面積を最適化しながら、タイミング、電源、信号品質、製造性を確認する考え方を学べます。ASIC、SoC、FPGAなどの開発に関わる方や、半導体設計用語を基礎から理解したい方に向けたカテゴリーです。設計ツールがどの段階で使われ、どの検証結果がテープアウトの判断につながるのかも整理します。