【2026年8月】MediaTekが2nmで「400G SerDes」開発——AIチップの主戦場が“配線”へ移る構造転換

結論：MediaTek（メディアテック）が2nmプロセスで「400G/448G SerDes」IPの開発を進めていることが明らかになった。狙いはGoogleの次世代AIアクセラレータ「TPU v10」とMeta（メタ）のカスタムAIチップ受注だ。これは一IPベンダーの話にとどまらない。AIデータセンターの主役が汎用GPUからカスタムASIC（特定用途向けIC）へ移り、その勝敗を「演算コア」ではなくチップ間をつなぐ配線（インターコネクト）が握り始めた——という構造転換を象徴する動きである。報道ベースの情報をもとに、いま何が起きているかを読み解く。

MediaTekが400G SerDesを2nmで開発——「TPU v10」参入の条件

TrendForce（2026年8月3日、Commercial Times等を引用）によれば、MediaTekの400G/448G SerDes IPは2027年下半期に完成予定で、2nmプロセス上で開発されている。同社はすでに336G SerDes IPを武器にGoogleのTPU v9で大きな受注シェアを獲得しており、量産は2028年初めの見込みだ。TPU v10がSerDesを400G/448Gへ引き上げるなか、IP検証を予定どおり通過できれば、これまでカスタムAIチップを事実上独占してきたBroadcom（ブロードコム）に対抗できる、と業界筋はみている。GF証券のアナリストは、MediaTekの「Icefish」プラットフォームが現時点で唯一公式に確認されたTPU v10案件だと指摘する。

先端ノードでの開発は容易ではない。2nmの露光（リソグラフィ）や設計最適化を要し、量産にはTSMCの2nm増産のような製造能力の裏づけも欠かせない。

なぜSerDesが勝負を分けるのか——インターコネクトという構造的ボトルネック

SerDes（Serializer/Deserializer）は、高速データを直列・並列変換する回路で、AIアクセラレータ同士やメモリとの帯域を決める心臓部だ。MediaTekの決算説明会によれば、第1世代AIアクセラレータASICは2026年第4四半期に量産入りし、第2世代は2028年初めを予定する。同社は2027年のAI ASIC市場シェア目標を従来の10〜15%から15〜20%へ引き上げた。

ここで重要なのは、AIの需要が「演算」よりも「データを運ぶ帯域」で頭打ちになりつつある点だ。FPGAの論理構成のような柔軟な回路でも、あるいはHBMの帯域でも、最終的にはチップ間の配線速度が全体性能を縛る。SerDesの世代交代（200G→336G→400G/448G）が、そのままAIチップの世代交代を規定する構造になっている。

ブロードコム独占への挑戦とメタの複数ベンダー戦略

Metaは急速にAIインフラを拡張している。報道によれば、AIスーパークラスタ「Prometheus」は1GW超、長期構想の「Hyperion」は5GWの計算能力を目指す。一方で、600mmラックのバックプレーンに200G SerDesを組み合わせても、演算ユニットあたりの帯域は102.4T〜115.2Tにとどまる。この帯域制約を越えるため、Metaは自社のMTIAカスタムAIチップをBroadcomと複数世代にわたり共同開発してきた。

もっとも、そのMetaが複数ベンダー戦略を採ることが、MediaTekに参入の隙を生む。400G SerDesにCPC・CPO（共封止光学）・先端パッケージングを組み合わせられれば、2027年以降の新規設計受注を争える、というのが業界の見立てだ。AI設備投資のピークが議論される局面でも、カスタムASICへの投資はむしろ続いており、供給側の主導権争いは激化している。

パッケージングでインテルと組む——TSMC一極から分散へ

見落とせないのが製造・パッケージングの多元化だ。MediaTekはRick Tsai（リック・ツァイ）CEOが決算説明会で、AI ASICにIntel（インテル）の先端パッケージング「EMIB-T」を採用していると初めて公式に認めた。背景には、GoogleのTPU需要が既存供給を上回りつつある事情がある。富邦アナリストの試算（Tom’s Hardware報道）では、Googleは2028年にTPU v9を1,200万〜1,500万個発注する可能性があり、これはNVIDIA（エヌビディア）のAI GPU出荷量に匹敵しかねない規模だ。

この需要をTSMCだけで賄うのは難しく、Intel FoundryのEMIBに扉が開く。実際、Googleがパッケージング技術を認定した後、Intelは約300万個のTPU受注を得たとも報じられる。AI半導体のサプライチェーンは、設計はMediaTek対Broadcom、パッケージングはTSMC対Intelという「二正面の競争」へ構造的に再編されつつある。

出典：TrendForce「MediaTek Advances 400G SerDes on 2nm, Targeting Google TPU v10 and Meta AI ASIC Orders」（2026年8月3日）、Commercial Times、Economic Daily News、Tom’s Hardwareほか。数値・固有名詞は報道ベースであり、変動する可能性があります。